Американская компания Forge Nano представила технологический процесс, который позволяет наносить сверхтонкие покрытия на элементы микрочипов со сложной геометрией. Метод атомно-слоевого осаждения работает с элементами, у которых соотношение высоты к ширине достигает 1000 к 1. Это позволяет равномерно покрывать поверхности, чьи геометрические параметры на два порядка превышают возможности стандартных методик.
Forge Nano заявляет о возможности применения технологии в серийном производстве. Инженеры компании добились высокой скорости нанесения покрытий и отсутствия дефектов. Технология атомно-слоевого осаждения предполагает последовательное помещение пластины с микрочипом в камеры с разными химическими реагентами. Молекулы веществ вступают в реакцию и формируют на поверхности пластины пленку толщиной в один атом. Ключевой задачей остается обеспечение равномерности покрытия внутри глубоких и узких канавок на поверхности кремния.
Традиционные методы осаждения испытывают сложности с покрытием структур с высоким соотношением сторон. Частицы вещества не проникают на достаточную глубину, что приводит к неравномерности и дефектам. Новая разработка Forge Nano направлена на решение этой проблемы. Повышение соотношения сторон до 1000:1 открывает путь к созданию более сложной и плотной архитектуры транзисторов. Это может повлиять на базовую экономику производства полупроводников, так как позволяет увеличить число элементов на пластине без перехода на более тонкие технологические нормы.
Сама компания Forge Nano известна работами в области нанотехнологий для аккумуляторных батарей и полупроводников. Их подход часто связан с применением патентованных методов нанесения ультратонких защитных покрытий на частицы материалов. В области полупроводников подобные покрытия могут использоваться для создания диэлектрических слоев, барьерных слоев или защитных покрытий для чувствительных компонентов чипа.
Технологии атомно-слоевого осаждения уже широко применяются в промышленности, но их развитие сталкивается с барьерами. Основные сложности связаны с низкой скоростью процесса, высокой стоимостью оборудования и именно с проблемой покрытия структур с высоким соотношением сторон. Достижение Forge Nano, если оно будет подтверждено в условиях массового производства, может стать шагом к преодолению этих ограничений.
Внедрение подобной технологии в производство может иметь значение для нескольких поколений микрочипов. Производители полупроводников постоянно ищут способы увеличения плотности транзисторов. Когда физические ограничения затрудняют дальнейшее уменьшение размеров элементов, трехмерная компоновка и усложнение вертикальной структуры становятся ключевым направлением. Умение надежно работать с крайне высокими соотношениями сторон становится критически важным.
