IBM и Siemens объявили о сотрудничестве в области исследований и разработок для ускорения массового производства 3D-транзисторов по архитектуре Nanostack. Партнерство объединяет наработки IBM в области полупроводников и экспертизу Siemens в сфере автоматизации электронного проектирования (EDA). Технология Nanostack предусматривает вертикальное штабелирование транзисторов и их размещение со смещением. Такая компоновка позволяет упаковать около 100 миллиардов транзисторов на площади размером с ноготь при 7-ангстремном техпроцессе. Показатель 7 Å соответствует 0,7 нм.
IBM представила Nanostack на конференции IEDM 2024. Архитектура продолжает линию nanosheet-транзисторов с затвором вокруг канала (GAA). В обычных GAA-структурах каналы располагаются горизонтально и штабелируются вертикально в пределах одного прибора. Nanostack делает следующий шаг: два транзистора размещаются друг над другом со смещением. Это уменьшает площадь стандартной ячейки и создает предпосылки для роста плотности. В пресс-релизе указана площадь размером с ноготь, но точные размеры кристалла и тестовых структур не раскрываются.
Siemens EDA добавит в совместную работу средства автоматизации проектирования. Для 3D-транзисторов критичны паразитные емкости, отвод тепла, механические напряжения и вариативность производства. EDA-инструменты должны помочь создать маршрут проектирования и подготовки к производству. IBM привносит компетенции в материаловедение, литографию, интеграцию и прототипирование. Siemens EDA вносит экспертизу в автоматизацию проектирования, включая проверку, анализ и оптимизацию. Стороны не называют сроки массового производства и конкретные продукты, которые получат Nanostack.
Nanostack относится к этапу после FinFET и GAA. Intel называет свою GAA-технологию RibbonFET, Samsung — MBCFET, TSMC — nanosheet. Следующий этап масштабирования связан с CFET и 3D-штабелированием. CFET также предполагает вертикальное объединение транзисторов, но обычно речь идет о паре n- и p-канальных приборов. Nanostack использует смещение, что может упростить интеграцию и снизить площадь. Конкуренция идет не только по литографии, но и по дизайну ячеек, питанию и теплоотводу. IBM и Siemens стремятся создать основу для массового выпуска таких структур.
Плотность 100 миллиардов транзисторов на площади размером с ноготь соответствует примерно 100 миллиардам транзисторов на квадратный сантиметр. Современные 3-нм и 2-нм узлы обеспечивают от 100 до 300 миллионов транзисторов на квадратный миллиметр и выше. Это соответствует 10–30 миллиардам на квадратный сантиметр и более. Таким образом, заявленный уровень превышает текущие показатели в несколько раз. Для достижения таких значений нужны новые материалы, backside power delivery, high-NA EUV и более тесная связь между проектированием и технологией. Партнерство IBM и Siemens отражает переход к совместной оптимизации design and technology. Оно продолжает линию IBM по развитию полупроводниковых исследований и линию Siemens EDA по поддержке сложных узлов.
