Компания Rambus представила новую разработку в области высокоскоростной памяти — контроллер HBM4E, предназначенный для использования в чипах следующего поколения, таких как ускорители искусственного интеллекта и графические процессоры. Эта интеллектуальная собственность (IP) позволяет достичь скорости передачи данных до 16 гигабит в секунду на один контакт, что значительно превышает текущие стандарты для высокополосной памяти. Благодаря таким показателям один модуль HBM4E сможет обеспечить пропускную способность до 4,1 терабайта в секунду.
Разработка ориентирована на системы с несколькими стеками памяти, которые применяются в современных серверных решениях. В конфигурации с восемью устройствами HBM4E суммарная пропускная способность может превысить 32 терабайта в секунду. Такой объем передачи данных необходим для работы больших языковых моделей и других ресурсоемких задач, где узким местом становится именно скорость обмена между вычислительными ядрами и памятью. Представленный контроллер поддерживает интеграцию со сторонними PHY-решениями и может применяться в составе сложных гетерогенных структур с 2.5D и 3D компоновкой кристаллов.
Спецификации HBM4E предполагают использование 16-слойной компоновки кристаллов DRAM, что позволяет наращивать емкость одного стека до 64 гигабайт при использовании 32-гигабитных слоев. По сравнению с предшествующим стандартом HBM3E, у которого максимальная скорость на контакт составляла 9,6 гигабита в секунду, новый контроллер Rambus обеспечивает прирост примерно в 1,7 раза. Относительно базовых спецификаций JEDEC для HBM4 (8 гигабит в секунду) улучшение достигает двукратной величины, а в сравнении с уже выпускаемыми коммерческими образцами HBM4 от Samsung, работающими на 11,7 гигабита в секунду, прирост составляет около 37 процентов.
Сам стандарт HBM4, утвержденный организацией JEDEC, удваивает количество каналов ввода-вывода с 1024 до 2048 по сравнению с HBM3, что напрямую влияет на рост пропускной способности. Первые коммерческие поставки HBM4 начались в феврале 2026 года, их наладила компания Samsung, используя техпроцесс 1c для кристаллов DRAM и 4-нанометровую логику для базового кристалла. Помимо стандартных решений, производители прорабатывают возможность выпуска кастомизированных версий HBM под конкретные заказные архитектуры ускорителей, что должно повысить эффективность работы специализированных чипов.
Контроллер Rambus базируется на более чем ста успешных внедрениях HBM-решений предыдущих поколений, что, по замыслу разработчиков, должно снизить риски для проектировщиков новых чипов и повысить вероятность первой успешной кремниевой реализации. Технология включает расширенные функции обеспечения надежности, необходимые для ответственных вычислительных систем. Компания уже открыла лицензирование новой разработки и запустила программу раннего доступа для партнеров.
Ожидается, что память типа HBM4E начнет применяться в ускорителях вычислений, выход которых запланирован на 2027 год. В частности, в отраслевых дорожных картах фигурируют графические процессоры Nvidia Rubin Ultra и ускорители AMD Instinct серии MI500, которые будут использовать данный тип памяти для достижения более высокой производительности в задачах искусственного интеллекта и высокопроизводительных вычислений. Производители памяти, включая Samsung, уже анонсировали планы по выпуску образцов HBM4E во второй половине 2026 года. Параллельно с этим JEDEC ведет работу над стандартом SPHBM4, который позволит размещать высокоскоростную память на органических подложках без использования кремниевых интерпозеров, что может упростить производство и снизить стоимость решений для некоторых классов систем.
