В предстоящей линейке процессоров Intel для настольных систем Nova Lake-S будет применена новая архитектура интегрированной графики, подробности о которой раскрыл профильный ресурс TechPowerUp. Согласно опубликованным данным, конфигурация iGPU включает двенадцать исполнительных ядер на базе микроархитектуры Xe3P, а объем кэш-памяти второго уровня достигает двадцати мегабайт. Для сравнения, предыдущая реализация Arrow Lake-H располагала восемью ядрами Xe-LPG+ при четырех мегабайтах L2-кэша, тогда как Panther Lake перешел на поколение Xe3 (Celestial) без дополнительного индекса производительности, но уже демонстрировал шестнадцать мегабайт кэша второго уровня.
Измеренный прирост объема кэш-памяти относительно Panther Lake составляет двадцать пять процентов. Такой шаг указывает на стремление разработчиков сократить число обращений к оперативной памяти и повысить эффективность использования локальных данных при обработке графических рабочих нагрузок. Удвоение кэша по сравнению с дискретными картами начального сегмента семейства Arc Alchemist, где модели ACM-G11 получали до восьми мегабайт, создает значительный запас пропускной способности для мобильных и десктопных чипов ограниченного теплового пакета. Дискретные GPU поколения Battlemage сейчас используют от двенадцати до восемнадцати мегабайт буфера второго уровня в конфигурациях с десятью–двадцатью ядрами Xe2, что отражает общую тенденцию компании к расширению подсистемы кэширования во всех графических продуктах.
Параметр PL2 для видеочасти Nova Lake-S установлен на отметке сорок ватт. Этот уровень кратковременного предела мощности сопоставим с показателями, фиксировавшимися в ноутбучных платформах Lunar Lake, где совокупный Package Power Limit составлял от тридцати семи до сорока трех ватт в турбо-режиме, а потребление непосредственно вычислительного блока варьировалось в пределах восемнадцати–тридцати ватт. Выбор лимита дает будущим настольным кристаллам более широкое окно энергопотребления для пиковых ускорений, сохраняя при этом умеренное фоновое тепловыделение.
Процессорная линейка Nova Lake-S базируется на гибридном подходе к производству: вычислительный чиплет предположительно выполняется по техпроцессу Intel 18A или его дальнейшим оптимизированным вариантам, тогда как плитка ввода-вывода и графический тайл могут использовать нормы TSMC N3 либо усовершенствованные версии N2. Комбинация разных технологических узлов внутри одного корпуса Foveros Direct направлена на баланс между плотностью транзисторов и себестоимостью крупносерийного выпуска. Проект предусматривает компоновку до шестнадцати производительных ядер Arctic Wolf и тридцати двух энергоэффективных ядер Darkmont в максимальной комплектации, а также сохранение разъема LGA1851, что обеспечивает совместимость со следующей итерацией плат на чипсете серии восемьсот.
Опубликованная информация продолжает череду утечек, начавшихся после упоминания семейства Nova Lake в дорожной карте клиентских продуктов Intel в конце 2024 года. Тогда компания подтвердила статус проекта, не сообщив технических параметров. Появление открытых тестовых записей в логах транспортной системы бенчмарков GFXBench направило внимание аналитических изданий на версию интегрированного видеоадаптера с маркировкой Learning Enhancement Graphics, предназначенную для ранних инженерных образцов. Дата публичного запуска пока остается необъявленной, однако отраслевая практика предполагает выход новинок в промежутке от последнего квартала 2026 до первого полугодия 2027 года.
Масштабирование графической подсистемы сопровождается изменением идеологии позиционирования встроенного видео. Предшественники из семейства Arrow Lake-S оснащались максимум четырьмя ядрами Xe-LPG с минимальным кэшем и ориентировались исключительно на вывод изображения в офисных и мультимедийных сценариях. Конфигурация Nova Lake-S с лимитом сорок ватт и двенадцатью продвинутыми блоками позволит исполнять нетребовательные игровые нагрузки и аппаратно ускорять обработку медиаконтента без обязательной установки дискретной видеокарты, приближаясь по возможностям к младшим моделям мобильных дискретных адаптеров.
