Японская компания Kioxia Holdings объявила о начале поставок ознакомительных образцов нового поколения флеш-памяти. Речь идет о первых в индустрии терабитных кристаллах TLC 3D NAND, построенных на базе 332-слойной архитектуры BiCS FLASH десятого поколения.
Архитектурный переход стал возможен благодаря внедрению технологии CMOS directly Bonded to Array (CBA). Данный подход предполагает раздельное изготовление массива ячеек и логической схемы CMOS на двух кремниевых пластинах с последующим их соединением. Инженеры Kioxia совместно с партнером Western Digital применили в новой памяти технологию Open Partitioned Stacking (OPS), которая оптимизирует расположение вертикальных контактов и межсоединений для снижения задержек. Внедрение этих методик позволило нарастить количество слоев на 52 процента по сравнению с 218-слойным восьмым поколением, минуя создание 300-слойного кристалла.
Физическая плотность записи выросла на 59 процентов относительно предыдущего 1-терабитного чипа восьмой генерации с трехбитовыми ячейками. Скорость интерфейса NAND I/O достигла 4,8 гигабит в секунду, что на 33 процента выше показателя в 3,6 гигабит в секунду, характерного для предшественника. Энергоэффективность при операциях ввода информации увеличилась на 18 процентов, а при выводе данных — на 30 процентов. Массив ячеек выполнен по технологии Charge Trap и содержит более двухсот активных словных слоев, тогда как остальная часть стека задействована под селекторные затворы и dummy-ячейки.
По совокупности характеристик новинка вступает в конкуренцию с передовыми разработками других участников рынка. SK hynix ранее демонстрировала инженерные образцы чипов V9 с 321 слоем и скоростью интерфейса 4,8 гигабит в секунду, а китайская YMTC анонсировала Xtacking 4.0 с 294 слоями и аналогичной пропускной способностью. Samsung Electronics придерживается двухстековой схемы с 290 активными слоями в V-NAND V9, а Micron Technology готовит к выходу 276-слойную G7 NAND. Платформа Kioxia с технологией CBA выгодно отличается возможностью более гибкого управления тепловыделением за счет выноса периферийных схем в отдельный кристалл.
Компания позиционирует устройство для использования в серверных твердотельных накопителях следующего поколения и высоконагруженных системах хранения, ориентированных на задачи искусственного интеллекта. Увеличенная пропускная способность шины и возросшая плотность размещения битов позволяют создавать накопители емкостью свыше 16 терабайт в стандартных форм-факторах без увеличения числа корпусов микросхем на печатной плате. Применение OPS также закладывает фундамент для дальнейшего масштабирования на уровни в 500 и более слоев без экспоненциального роста сопротивления вертикальных шин и сложности литографии.
Технологическая предыстория линейки BiCS FLASH включает планомерный рост числа слоев с момента запуска первого поколения в 2007 году. Пятое поколение имело 112 слоев, шестое — 162, а седьмое базировалось на 176 слоях. Восьмое поколение с 218 слоями позволило преодолеть барьер емкости в 1 терабит на кристалл для TLC-памяти. Сейчас компания преодолела отметку в 300 слоев, используя инновационные методы соединения пластин, что подтверждает долгосрочную состоятельность архитектуры BiCS FLASH в условиях замедления закона Мура для традиционного двухмерного масштабирования. Массовое производство чипов и появление готовых коммерческих продуктов на их основе ожидается в течение 2025 года после завершения квалификации у ключевых OEM-заказчиков.
