Компания NEO Semiconductor представила действующий чип памяти X-DRAM, построенный по трехмерной архитектуре. Изготовление тестового образца подтвердило возможность создания оперативной памяти высокой плотности на стандартном оборудовании для флеш-памяти 3D NAND. Эта разработка открывает альтернативный путь дальнейшего наращивания емкости DRAM без перехода на более тонкие технологические нормы.
В основе памяти лежат ячейки типа 1T1C (один транзистор и один конденсатор) и 3T0C (три транзистора без конденсатора), созданные с применением диэлектрика из оксида индия-галлия-цинка (IGZO). Такая конструкция позволяет размещать элементы вертикальными слоями, как в современных чипах 3D NAND, где число слоёв превышает 300. Ранее, в мае 2025 года, компания представила 1T1C и 3T0C дизайны, пообещав создать к 2026 году тестовые образцы. Тот же IGZO-материал, знакомый по дисплейным технологиям, обеспечивает низкое энергопотребление и совместимость с существующими производственными линиями NAND.
Измеренные показатели превосходят требования текущих стандартов. Время задержки при чтении и записи не превышает 10 наносекунд. Время хранения данных при температуре 85 градусов Цельсия составляет более одной секунды, что в пятнадцать раз выше норматива JEDEC (64 миллисекунды). Аналогичные значения — более одной секунды — зафиксированы для устойчивости к помехам по битовым и словесным линиям. Ресурс циклов перезаписи превышает 10 в четырнадцатой степени. Для сравнения, в отраслевых симуляциях 2025 года заявлялись характеристики порядка 10 наносекунд и времени удержания заряда свыше девяти минут, однако реальный работающий чип подтвердил лишь часть этих показателей, оставаясь при этом в рамках заявленного ранее диапазона.
Основное конкурентное преимущество X-DRAM — совместимость с технологической оснасткой для выпуска 3D NAND. Производство не требует строительства новых фабрик или закупки уникального оборудования: используются стандартные установки, материалы и отработанные технологические процессы, что радикально снижает капитальные затраты. В перспективе компания рассчитывает достичь плотности 512 гигабит (64 гигабайта) на один модуль, что примерно в десять раз превышает показатели современных решений. Для контраста: классическая двухмерная DRAM на предельных нормах даёт максимум 32 гигабита (4 гигабайта) на кристалл. Однако объём памяти первых тестовых образцов производитель не раскрыл, поэтому путь от подтверждённой концепции до серийных чипов с заявленной ёмкостью может занять несколько лет.
Изготовление и тестирование тестовых чипов провели на мощностях Национального института прикладных исследований Тайваня — Института полупроводниковых исследований (NIAR-TSRI) совместно с Национальным университетом Ян Мин Цзяо Тун (NYCU). Устройство прошло полный цикл электрических испытаний и проверок надёжности.
Эксперты отрасли сдержанно, но позитивно оценивают достигнутое. Чон Дон Чхве (Jeongdong Choe), старший технический директор аналитической фирмы TechInsights, назвал действующий чип «важной вехой» на пути к трёхмерной DRAM. По его словам, возможности дальнейшего уменьшения плоскостных транзисторов практически исчерпаны, поэтому отрасль закономерно обращается к вертикальной компоновке памяти. Этот переход напоминает эволюцию флеш-памяти NAND, которая более десяти лет назад начала наращивать слои вместо миниатюризации элементов.
