NVIDIA начала применять собственные центральные процессоры Vera для автоматизации проектирования микроэлектроники (EDA). Совместно с Cadence и Synopsys компания адаптировала пакеты для логической симуляции, формальной верификации и цифровой имплементации RTL-кода под архитектуру Vera. Это направлено на сокращение цикла валидации сложных устройств и сроков передачи топологии в производство.
Процессор Vera дебютировал на GTC 2025. Он содержит 88 вычислительных ядер на архитектуре Arm Neoverse V2, которые изготовлены по 3-нм техпроцессу. Каждое ядро получает собственный кэш L2 объёмом 1 МБ и общий L3-кэш размером до 128 МБ. Подсистема памяти обслуживает восемь каналов DDR5-6000. Связь с ускорителями реализована через интерфейс NVLink-C2C с пропускной способностью 450 ГБ/с в каждом направлении. Изначально Vera разрабатывали для гипермасштабных центров обработки данных, однако NVIDIA приняла решение задействовать эти же чипы для ускорения внутреннего инженерного цикла.
EDA-приложения чувствительны к однопоточной скорости и задержкам памяти. Процессы симуляции Verilog-моделей, формальной верификации и задачи имплементации — логический синтез, размещение и трассировка — обычно требуют многодневных итераций. После перехода на платформы с Vera у инженеров NVIDIA появилась возможность проводить ключевые прогоны на оборудовании с прямой аппаратной совместимостью с ускорителями Blackwell и будущего семейства Rubin. Гомогенное соединение CPU и GPU через шину C2C позволило передать часть расчётов, например SPICE-симуляцию и анализ временных характеристик, на графические процессоры без накладных затрат на PCIe-транзакции.
Cadence доработала симулятор Xcelium и среду верификации Verisium. Synopsys адаптировала платформы VCS и VC Formal. Оба разработчика сертифицировали выполнение своих стеков на 88-ядерном Vera под управлением Linux for Arm. NVIDIA подтвердила, что рабочие станции на базе Vera уже участвуют в проектировании чипов семейства Rubin. Инженерные команды выполняют на них регрессионное тестирование, функциональную верификацию и физическую имплементацию. По данным внутренних бенчмарков, среднее время прогона симуляции сократилось на 30 процентов в сравнении с двухпроцессорными серверами на AMD EPYC 9654. Энергопотребление вычислительного узла при этом уменьшилось почти вдвое.
Переход на собственные процессоры в инфраструктуре EDA не уникален: AMD и Intel также применяют свои серверные CPU для разработки новых изделий. Однако NVIDIA первой использует в этой роли специализированный Arm-процессор с высокоскоростным интерконнектом к GPU. Такой подход может сократить сроки выхода Rubin Ultra (ожидается в 2027 году) и будущих поколений Vera. Ожидается, что в ближайшие месяцы инструменты Cadence и Synopsys для Arm-хостов станут доступны избранным заказчикам облачных сервисов.
