Консорциум PCI-SIG представил первую рабочую версию спецификации PCI Express 8.0. Документ версии 0.3 направлен на рассмотрение компаниям-участникам консорциума. Ожидается, что финальная версия стандарта будет готова к 2028 году.
Новый стандарт предусматривает скорость передачи данных до 256 гигатрансферов в секунду на одну линию. В конфигурации x16 это обеспечит пропускную способность до 512 гигабайт в секунду в каждом направлении, что в сумме составит примерно 1 терабайт в секунду двустороннего трафика. Инженеры сохраняют обратную совместимость с предыдущими поколениями PCIe, включая PCIe 6.0 и 7.0. Для достижения заявленных показателей будет использоваться импульсно-амплитудная модуляция PAM4, как и в двух предыдущих версиях стандарта.
Особое внимание в проекте спецификации уделяется энергоэффективности и оптимизации протоколов передачи данных. Рабочая группа изучает новые типы соединителей, которые смогут обеспечить целостность сигнала на повышенных скоростях. Рассматривается возможность применения оптических соединений, которые могут снизить энергопотребление и увеличить дальность передачи, однако их внедрение сдерживается вопросами стоимости и совместимости с существующей инфраструктурой.
Основными областями применения PCIe 8.0 станут центры обработки данных, системы искусственного интеллекта и высокопроизводительные вычисления. Потребности этих секторов в высокой пропускной способности стимулируют ускоренное развитие стандартов передачи данных. Производители полупроводниковых компонентов и систем уже начали изучение черновой версии спецификации для планирования будущих продуктов.
Разработка PCIe 8.0 соответствует традиционному трехлетнему циклу удвоения пропускной способности, который консорциум поддерживает с момента создания стандарта. Для сравнения, текущая версия PCIe 7.0 обеспечивает скорость 128 гигатрансферов в секунду, а PCIe 6.0 – 64 гигатрансферов в секунду. Новая спецификация увеличит эти показатели в два и четыре раза соответственно.
Технические вызовы, связанные с реализацией стандарта, включают обеспечение приемлемого соотношения сигнал/шум, минимизацию потерь сигнала и сохранение энергоэффективности. Медные соединения на скорости 256 GT/s требуют особых подходов к проектированию печатных плат, использования ретаймеров и качественных материалов. Эти ограничения могут ускорить переход на оптические технологии в будущем.
Консорциум подтвердил, что продолжит развитие технологий прямой коррекции ошибок (FEC) и режима FLIT-кодирования, впервые представленных в PCIe 6.0. Эти механизмы критически важны для обеспечения надежности передачи данных на высоких скоростях. Также запланированы улучшения протокола для более эффективного использования доступной пропускной способности.
Ожидается, что первые продукты с поддержкой PCIe 8.0 появятся на рынке не ранее 2030 года. Потребительские устройства будут адаптировать новые стандарты с дополнительной задержкой, поэтому в ближайшие годы массового распространения PCIe 8.0 не ожидается. Тем временем индустрия продолжает внедрять PCIe 5.0 и готовится к переходу на PCIe 6.0.
График разработки стандарта предполагает несколько этапов: после версии 0.3 последуют версии 0.5, 0.7 и 0.9, прежде чем будет выпущена финальная версия 1.0. На каждом этапе участники консорциума смогут вносить предложения и замечания, которые будут учтены в следующих итерациях документа.
